4. РОЗРОБКА ПРИНЦИПОВОЇ СХЕМИ
І ВИБІР ЕЛЕМЕНТНОЇ БАЗИ
Розробка принципової схеми проводиться відповідно до структурної схеми, зображеної на рисунку 3.1.
Розробка принципової схеми представляє собою синтез структурно-функціональної схеми на схемотехнічному рівні з врахуванням вимог технічного завдання, а також вимог, що висуваються розробником до кожного функціонального елемента.
В якості мікропроцесора в системі управління використовується однокристальна 8-ми розрядна мікро-ЕОМ АТ89С51.
Мікросхема містить: 8-ми розрядний центральний процесор, логічний процесор з порозрядною і побайтовою обробкою даних, вмонтований тактовий генератор, вмонтований ОЗП даних (128 байт), 20 регістрів спеціального призначення, 8 шин входу/виходу, 2 вмонтованих 16-ти розрядних таймери-лічильники, двохсторонній порт послідовного входу/виходу, система переривань двома рівнями пріоритетності від двох зовнішніх і трьох внутрішніх пристроїв, адресний простір (64 к) для зовнішньої ПЗП, адресний простір (64 к) для зовнішньої програмної пам’яті. Дана мікросхема складається з 20000 інтегральних елементів.
Два програмованих 16-бітних таймери/лічильника (Т/Л0 і Т/Л1) можуть бути використані як таймери або лічильники зовнішніх подій. При роботі як таймер вміст Т/Л інкрементується в кожному машинному циклі, тобто через кожні 12 періодів кварцового резонатора. При роботі в режимі лічильника вміст Т/Л інкрементується після переходу з 1 в 0 зовнішнього вхідного сигналу, який подається на відповідний (Т0, Т1). Вміст лічильника буде збільшене на 1, у тому випадку, якщо в попередньому циклі був визначений вхідний сигнал високого рівня (1), а в наступному — сигнал низького рівня (0). На розпізнавання переходу потрібно два машинних цикли, тобто максимальна частота підрахунку вхідних сигналі дорівнює 1/24 частоти резонатора.
Рисунок 4.1 Умовне графічне позначення мікросхеми АТ89С51
Таблиця 4.1 Призначення виводів АТ89С51
Номер
вив.
Найменування
Призначення
1…8
Р1.0...Р1.7
Входи/виходи 8-ми розрядного двохнаправленого порта 1
9
RST
Вхід обнулення
10
RXD
Вхід послідовного каналу в асинхронному режимі
11
TXD
Вихід послідовного каналу в асинхронному режимі
12
INT0
Вхід 0 переривання або управління лічильником 0
Продовження таблиці 3.1
13
INT1
Вхід 1 переривання або управління лічильником 1
14
Т0
Вхід лічильника 0
15
Т1
Вхід лічильника 1
16
WR
Вихід сигналу дозволу запису байта даних із порта 0 в зовнішню пам’ять даних
17
RD
Вихід сигналу дозволу читання байта даних із зовнішньої пам’яті даних в порт
18,19
Х1,Х2
Для підключення кварцу або зовнішнього генератора
20
GND
Заземлення
21...28
Р2.0...Р2.7
Входи/виходи двохнаправленого порта 2
29
PSEN
Вихід сигналу дозволу вибірки коду операції на шину порта 0 із зовнішньої пам’яті програми
30
ALE
Вихід дозволу і фіксації адреси при роботі із зовнішньою пам’яттю програми
31
EA/VP
Вхід блокіровки роботи із зовнішньою пам’яттю
32...39
Р0.0...Р07
Входи/виходи 8-ми розрядного двохнаправленого порта 0 з трьома станами на виході
40
Ucc
Напруга живлення
Електричні параметри
Напруга живлення. . . . . . . . . . . . . . . . . . – 4,75...5,25В
Вхідна напруга високого рівня. . . . . . . . . . . . . – 0,5...+5,75В
Вхідна напруга низького рівня. . . . . . . . . . . . . – 0,5...+0,8В
Вихідна напруга високого рівня. . . . . . . . . . . . . . . . (2,4В
Вихідна напруга низького рівня при І0вих=1,6 мА. . . . . . . . (0,45В
Струм споживання. . . . . . . . . . . . . . . . . . . . (150мА
Струм втрат на входах, при 0(Uвх(5,75В. . . . . . . . . . ( |(10|мкА
Споживана потужність. . . . . . . . . . . . . . . . . . . 0,69Вт
Ємність навантаження. . . . . . . . . ...